当前位置:首页 > 探索 > 奇闻

当DMA闲置不用AHB总线时处理器-APP下载

2020-11-17 21:34:02
本文摘要:在绝大多数根据AMBA总线的SoC:系统软件中,当务必进行DMA作业者时,DMA控制器再作向处理器接到闲置不用总线的督促,当总线督促成功后,处理器将总线所有权转送DMA控制器,能够进行传输数据,当本次DMA传送顺利完成后DMA控制器出狱总线决策权。

章节目录  DMA(DirectMemoryAccess,必需储存器载入)是一种比较慢传输数据的体制。DMA控制器必须合理地取代微处理器的载入/储存命令,贞着提高系统软件的按段工作能力。

DMA是在储存器与輸出/外部设备间必需传输数据,是一种基本上由硬件配置顺利完成輸出/键入作业者的方法。数据信息传输能够从外接设备到运行内存,从运行内存到外接设备。但DMA控制器的引入也导入了危害系统软件响应时间的要素。

文中描绘以包含单独AHBmaster模块的DMA控制器为基本的SoC系统架构图蓝本,剖析不会有的存在的不足,并引入一种以新式DMA控制器为基本的SoC系统架构图的设计方案,解决困难明确指出的难题。  1对多线程恶性事件响应时间  系统软件实用性就是指能在限量版時间内顺利完成每日任务,并对外界多线程恶性事件作出立即呼吁。限量版時间依据运用于的回绝各有不同而转变。实时系统的实用性与用以的硬件软件服务平台相关。

嵌入式操作系统的中断服务项目响应速度是所说从某一个中断源接到中断服务项目督促,到处理器呼吁这一中断源的中断服务项目督促,并刚开始执行这一中断源的中断系统服务常用的这一段时间。嵌入式操作系统中的进程调度是靠中断搭建的,处理器系统对中或系统软件外再次出现的多线程恶性事件的响应时间是规定系统软件响应时间的首要条件。

中断响应速度是一个十分最重要的指标值。特别是在动态性计算机软件中,中断响应速度是全部计算机软件的一个至关重要指标值。危害中断服务项目呼吁的要素有很多,如中断源自身相对性于别的中断源的优先设定。在核心不适合或不有可能用以中断技术性期内,没法进行中断呼吁。

因而这段时间也相当于一段中断呼吁廷时,DMA作业者便是在其中一个要素。由于DMA传送也相当于一种中断,只不过是它向处理器申报人的是总线决策权,而不是处理器自身。

在DMA传送期内,因为处理器要把总线决策权让给DMA而缺失总线决策权,虽然处理器能够保证些不用以总线的工作中,但认可会马上呼吁来源于总线的外界中断要求,因而不容易造成 较小的中断廷时。  2包含DMA的SoC系统架构图  2.1DMA构造解读  一般而言,DMA控制器的作用与构造是由体系结构规定的。可是做为IP来讲,DMA控制器又要有其一般性。DMA就是指外围设备必需对电子计算机储存器进行存取数据的I/O方法。

这类方法下数据信息的载入必须处理器执行命令,都不历经处理器內部存储器,只是运用系统软件的数据信息总线,由外接设备必需对储存器加载或诵读,进而超出非常高的传送高效率。DMA技术性的必要性取决于,运用它进行数据信息载入时不务必处理器进行干预,可提高系统软件执行应用软件的高效率。

数据信息

运用DMA传输数据的另一个好处是数据信息必需在源地址和目地详细地址中间传送,不务必正中间媒体。在绝大多数根据AMBA总线的SoC:系统软件中,当务必进行DMA作业者时,DMA控制器再作向处理器接到闲置不用总线的督促,当总线督促成功后,处理器将总线所有权转送DMA控制器,能够进行传输数据,当本次DMA传送顺利完成后DMA控制器出狱总线决策权。  AMBA是ARM企业明确指出的作为微处理器上面通讯的技术设备的总线构造。

一种典型性的AMBA总线由AHB和APB总线按段包括。总线上的机器设备能够分为必须积极载入的关键设备(master)与不可以对接来源于master督促的从机器设备(slave)。对于DMA控制器的科学研究引到了新的SoC构架,如用以分布式系统Fly-byDMA构造,为数据信息货运量大的模块预置专用型地下通道等。

从功能损耗的当作,当系统软件中不会有较多master模块时,总线诉讼器的花销缓解,而诉讼器更是AMBA总线功能损耗的关键来源于。  2.2包含AHB主从关系模块DMA控制器的SoC系统架构图  为了更好地缓解在同一系统软件中务必另外搭建大批的传输数据,明确指出如图所示1下图的根据AMBA总线的SoC系统架构图。

从图上能够显出,系统软件处理器的数据信息模块与命令模块全是做为AHB的master挂接在AHB总线上。主存根据slave模块挂接在AHB总线上,而DMA控制器另外包含master与slave模块,挂接在AHB总线上。slave模块用于对DMA控制器內部存储器进行配置,master用于向AHB申报人AHB总线决策权,并进行DMA传送。

  在图1中Memory是根据AHB的slave模块悬架在AHB总线上。DMA控制器包含的两个模块,slave模块顺利完成DMA內部存储器的配置后,master模块可申报人AHB总线所有权,当获得批准后,刚开始闲置不用AHB总线,搭建DMA传输数据。这般使处理器从外接设备间的大批传输数据解放出来,必需由DMA来顺利完成,提高了传输数据放率。

但也因而而造成了一个难题:当DMA闲置不用AHB总线时处理器没法根据AHB模块去搭建取于指及获取数据。尽管在如今绝大多数处理器內部或外界装有了容积较小的高速缓存(Cache),当DMA控制器闲置不用运行内存时,处理器仍可运用Cache中的程序流程和数据信息以后经营;但Cache是运用程序流程的可逆性基本原理,当处理器执行的作业者有不错的可逆性时,在DMA闲置不用AHB总线期内能够运用Cache里的指令和数据以后经营,但若这时有机器设备造成中断,这时处理器的PC表针就不容易造成调用函数,进而不容易造成Cache没法打中的状况。而AHB总线又被DMA控制器占据,处理器没法对外开放取指,并且Cache的容积因成本费难题不有可能过度大,进而危害处理器的高效率。

  2.3包含两个AHB从模块DMA控制器的新式SoC系统架构图  为了更好地解决困难因图1下图构架大批传输数据而引入DMA造成的难题,明确指出了包含两个AHB模块的DMA控制器的SoC系统架构图。在AHB总线上的sla-ve模块全是没法启动传送的,它的一切作业者全是处于被动的。因而图2中的DMA控制器的关键作用是获得务必进行DMA传送的外接设备模块与处理器载入主存的地下通道及其他们间优先原著。

在这里双AHB从模块的DMA控制器中处理器优先总有一天最少,别的外接设备地下通道都能够相互之间设定优先,并且除处理器外,为了更好地防止同一个外接设备长时间闲置不用DMA总线的所有权,可对外开放设DMA地下通道设定更改(再次出狱DMA总线)。如当地下通道2务必与Memory进行传输数据时,先向DMA操控申报人总线使适度地下通道2的REQ数据信号合理地,若DMA控制器允许地下通道2进行传输数据,则向地下通道2号召ACK接受者数据信号。

当地下通道2传送完后,DMA操控更改长短的存储器原著的值转到更改环节,若传输数据顺利完成,则使REQ数据信号违宪,不然以后使REQ数据信号合理地,并在更改过后当DMA总线空余时参于DMA总线市场竞争。在总线空余时仅有歪斜处在更改期内的最低优先级队列的地下通道才可以获得DMA总线所有权,对Memory进行载入。

  历经DesignCompiler逻辑性综合性,DMA控制器在SMIC0.18mu;m的加工工艺下,必须超出AHB数字时钟域90MHz。能合乎所设计方案SoC系统软件数字时钟的回绝。


本文关键词:模块,APP下载,传输数据,地下通道

本文来源:365体育bet-www.tattoopixs.com

热门推荐